Склад апаратного забезпечення системи
Кожен високошвидкісний трансивер складається з двох каналів: передавача і приймача. Передавач і приймач складаються з фізичного підшару кодування (PCS, підподіл кодування Si-Cal P-поля) та додаткового підрівню фізичного носія (PMA, додатковий підшар Physic-Cal Media).
PCS включає в себе основну логічну реалізацію цифрових функцій трансивера, сумісних з підтримуваним протоколом, а канал передачі включає фазову компенсацію FIFO, байтовий серіалізатор, кодер 8B / 10B та інші модулі. Приймаючі канали включають вирівнювач слів, швидкість збігу FIFO, декодер 8B / 10B, розпакування байтів, сортувальник байт, компенсацію фаз FIFO та інші модулі.
PMA включає аналогову схему для буферів вводу-виводу, CDR, SER / DES та програмоване попереднє зважування та вирівнювання для оптимізації роботи послідовного каналу даних.
Коли пристрій приймально-передавального пристрою працює, вихідні паралельні дані в архітектурі FPGA передаються через передавач PCS і PMA і, нарешті, перетворюються на послідовні дані, які слід розіслати. Отримані вхідні послідовні дані обробляються приймачем PMA та PCS у форматі послідовних даних і передаються у внутрішню архітектуру FP для подальшої обробки.
Інтеграція FPGA
Широко використовуються високошвидкісні трансивери. Взявши за приклад твердотільний диск інтерфейсу SATA на основі FPGA, твердотільний диск інтерфейсу SATA є розвитком майбутньої тенденції, тоді як високошвидкісні послідовні трансивери реалізують основний режим зберігання IP-даних SATA, а високошвидкісні трансивери - ключові компоненти реалізації протоколу SATA на фізичному рівні. Послідовні дані протоколу SATA працюють зі швидкістю передачі 1,5-6 Гбіт / с, яку FPGA не може реалізувати безпосередньо. Щоб задовольнити цей попит, багато виробників FPGA інтегрують високошвидкісні фізичні пристрої загального призначення всередині FPGA та забезпечують гнучкий режим конфігурації для виконання багатьох подібних функцій.
